输出继电器与输出逻辑电平不一样。继电器输出电路 (mr):优势:继电器输出可通过交流和直流,一般负载ac250v/50v以下,负载电流可达2a,因此,plc的输出一般不宜直接驱动大电流负载(一般通过一个小负载来驱动大负载,如plc的输出可以接一个电流比较小的中间继电器,再由中间继电器触点驱动大负载,如接触器线圈等)。劣势:继电器触点的使用寿命也有限制(一般数十万次左右,根据负载而定,如连接感性负载时的寿命要小于阻性负载)。此外,继电器输出的响应时间也比较慢(10ms)左右,因此,在要求快速响应的场合不适合使用此种类型的电路输出形式。 输出逻辑电平:1:输出高电平(voh):保证逻辑门的输出为高电平时的输出电平的最小值,逻辑门的输出为高电平时的电平值都必须大于此voh。2:输出低电平(vol):保证逻辑门的输出为低电平时的输出电平的最大值,逻辑门的输出为低电平时的电平值都必须小于此vol。3:阀值电平(vt): 数字电路芯片都存在一个阈值电平,就是电路刚刚勉强能翻转动作时的电平。它是一个界于vil、vih之间的电压值,对于cmos电路的阈值电平,基本上是二分之一的电源电压值,但要保证稳定的输出,则必须要求输入高电平> vih,输入低电平对于一般的逻辑电平,以上参数的关系如下:voh > vih > vt > vil > vol。6:ioh:逻辑门输出为高电平时的负载电流(为拉电流)。7:iol:逻辑门输出为低电平时的负载电流(为灌电流)。8:iih:逻辑门输入为高电平时的电流(为灌电流)。9:iil:逻辑门输入为低电平时的电流(为拉电流)。门电路输出极在集成单元内不接负载电阻而直接引出作为输出端,这种形式的门称为开路门。开路的ttl、cmos、ecl门分别称为集电极开路(oc)、漏极开路(od)、发射极开路(oe),使用时应审查是否接上拉电阻(oc、od门)或下拉电阻(oe门),以及电阻阻值是否合适。对于集电极开路(oc)门,其上拉电阻阻值rl应满足下面条件:(1): rl < (vcc-voh)/(n*ioh+m*iih)(2):rl > (vcc-vol)/(iol+m*iil)其中n:线与的开路门数;m:被驱动的输入端数。