TLC1549

工作原理

在芯片选择（CS）无效情况下，I/O CLOCK 最初被禁止且 DATA OUT 处于高阻状态。当串行接口把 CS 拉至有效时，转换时序开始允许 I/O CLOCK 工作并使 DATA OUT 脱离高阻状态。串行接口然后把 I/O CLOCK 序列提供给 I/O CLOCK 并从 DATA OUT 接收前次转换结果。I/OCLOCK 从主机串行接口接收长度在 10 和 16 个时钟之间的输入序列。开始 10 个 I/O 时钟提供采样模拟输入的控制时序。在 CS 的下降沿，前次转换的 MSB 出现在 DATA OUT 端。10 位数据通过 DATA OUT 被发送到主机串行接口。为了开始转换，最少需要 10 个时钟脉冲。如果 I/O CLOCK 传送大于 10 个时钟长度，那么在的 10 个时钟的下降沿，内部逻辑把 DATA OUT 拉至低电平以确保其余位的值为零。在正常进行的转换周期内，规定时间内 CS 端高电平至低电平的跳变可终止该周期，器件返回初始状态。