数字集成电路分析与设计

译者序 集成电路的制造工艺水平基本按照摩尔定律不断提高,这种发展使得用数字集 成电路来完成的功能会越来越多.本书以半导体器件物理的内容为基础,逐步阐述 了数字IC设计的基本概念和问题.其内容包括CMOS制造工艺、器件模型和公式、基本门电路、静态与动态电路、双稳态电路、低功耗CMOS设计、存储器设计、互连线 效应和输入/输出接口电路等.此外,还结合相关模型强调了SPICE模拟工具在电路 设计中的应用. 本书内容丰富全面,共分为12章.第1章是对深亚微米时代数字集成电路的透 视,由此引出了随后各章的主题.第2章介绍集成电路制造工艺.第3章介绍PN结 的电学特性.第4章介绍MOS晶体管电学特性和短沟道器件效应.第5章以数字 反相器为代表讨论MOS门电路,引入了电压传输特性、噪声容限、反相器结构和简单 时序、功耗计算的相关概念.研究静态NAND 门、NOR 门和其他复杂门的设计问 题.第6章探讨静态CMOS电路.第7章讨论数字集成电路中互连线问题.第8章 探讨动态CMOS电路.第9章介绍低功耗CMOS设计中的一些问题.第10章介绍 一些双稳态电路.第11章探讨半导体数字存储器的结构、存取机制和单元构造.第 12章讨论数字集成电路输入/输出所涉及的ESD 保护和输出驱动问题,以及在不同 工作电压下电路间的接口电路设计问题.附录给出了相关内容的一些有用的参考 资料. 本 书较为全面地反映了数字集成电路设计技术的相关内容,可作为高等院校微 电子、计算机、电子工程等专业本科生和研究生的教材和参考书,也可供从事相关领 域工作的技术人员参考.我将之翻译出来,希望能对国内相关领域的教学、科研和产 业有一定帮助. 本书由北方工业大学信息工程学院微电子学系教师杨兵翻译,由于译者水平有 限,在翻译中难免有错误或不妥之处,真诚希望各位读者在阅读中发现错误时及时指 正,以便提高翻译的质量^[1]

第1章　引言 1

1．1　历史展望与摩尔定律 1

1．2　数字集成电路的电学性能 5

1．2．1　逻辑功能 6

1．2．2　静态电压传输特性 10

1．2．3　瞬态特性 11

1．2．4　扇入和扇出 13

1．2．5　功耗 14

1．2．6　功率延迟积 16

1．3　计算机辅助设计与验证 16

1．4　制造 17

1．5　半导体和结 18

1．6MOS晶体管18

1．7　MOS门电路 19

1．8　互连 20

1．9　动态CMOS 20

1．10　低功耗CMOS 20

1．11　双稳态电路 21

1．12　存储器 21

1．13　输入/输出和接口电路 22

1．14　实际的观点 22

1．15　小结 22

练习题 23

参考文献 24

第2章　制造 26

2．1　引言 26

2．2　基本的CMOS制造工序 26

2．3　先进的高性能CMOS工艺31

2．3．1　铜布线 31

2．3．2　金属栅 33

2．3．3　高κ栅介质 33

2．4　光刻和掩膜版 33

2．5　版图和设计规则 35

2．5．1　最小线宽和间隔 37

2．5．2　接触孔和过孔 39

2．6　测试及成品率 40

2．7　封装 41

2．8　老化和加速试验42

2．9　实际的观点 43

2．10　总结 43

练习题 43

参考文献 43

第3章　半导体和pn结 46

3．1　引言 46

3．2　硅的晶体结构 46

3．3　能带 46

3．4　载流子浓度 47

3．4．1　本征硅 48

3．4．2　n型硅 48

3．4．3　p型硅 49

3．5　电流传输 49

3．6　载流子连续性方程 51

3．7　泊松方程 51

3．8　pn结 51

3．8．1　零偏置(热平衡) 52

3．8．2　耗尽电容 54

3．8．3　正向偏置电流 55

3．8．4　反向偏置 57

3．8．5　反向击穿 57

3．9　金属—半导体结 58

3．10　SPICE模型 59

3．11　实际的观点 60

3．12　小结 60

练习题 60

参考文献 60

第4章　MOS晶体管 62

4．1　引言 62

4．2　MOS电容 63

4．3　阈值电压 65

4．4　MOSFET的电流—电压特性 67

4．4．1　线性区工作 69

4．4．2　饱和区工作 71

4．4．3　亚阈值区工作 72

4．4．4　渡越时间 73

4．5　短沟道MOSFET 74

4．5．1　短沟道效应 75

4．5．2　窄沟道效应 75

4．5．3　漏导致的势垒降低 75

4．5．4　沟道长度调制 75

4．5．5　依赖电场的迁移率和速度饱和 77

4．5．6　短沟道MOSFET渡越时间 81

4．6　MOSFET设计 81

4．7　MOSFET电容 85

4．7．1　氧化层电容 86

4．7．2　pn结电容 87

4．7．3　密勒效应 89

4．8　MOSFET恒定电场的按比例缩小 90

4．9　SPICE中的MOSFET模型 91

4．9．1　MOSFETlevel1模型 91

4．9．2　伯克利短沟道绝缘栅场效应晶体管模型 93

4．10　SPICE说明 97

4．11　实际的观点 99

4．12　小结 100

练习题 100

参考文献 102

第5章　MOS门电路 103

5．1　反相器静态特性 103

5．2　临界电压 106

5．2．1　输出高电压VOH 106

5．2．2　输出低电压VOL 106

5．2．3　输入低电压VIL 107

5．2．4　输入高电压VIH 107

5．2．5　开关阈值(中点)电压VM 108

5．3　功耗 111

5．4　传输延迟 114

5．5　扇出 115

5．6　NOR电路 117

5．7　NAND电路 118

5．8　XOR电路 118

5．9　一般的逻辑设计 119

5．10　传输晶体管电路 120

5．11　SPICE验证 120

5．12　实际的观点 122

5．13　小结 122

练习题 123

第6章　静态CMOS 125

6．1　引言 125

6．2　电压传输特性 126

6．2．1　电压状态1:nGMOS晶体管处于截止区而pGMOS晶体管处于线性区 127

6．2．2　电压状态2:nGMOS晶体管处于饱和区而pGMOS晶体管处于线性区 127

6．2．3　电压状态3:两个MOS晶体管都处于饱和区 128

6．2．4　电压状态4:nGMOS晶体管处于线性区而pGMOS晶体管处于饱和区 130

6．2．5　电压状态5:nGMOS晶体管处于线性区而pGMOS晶体管处于截止区 130

6．3　负载表面分析 132

6．4　临界电压 133

6．4．1　输入低电压VIL 133

6．4．2　开关阈值VM 134

6．4．3　输入高电压VIH 135

6．5　穿通(短路)电流 135

6．5．1　电流状态1:nGMOS晶体管处于截止区 135

6．5．2　电流状态2:nGMOS晶体管处于饱和区 136

6．5．3　电流状态3:pGMOS晶体管处于饱和区 136

6．5．4　电流状态4:pGMOS晶体管处于截止区 136

6．5．5　穿通电流统一的表达式 136

6．5．6　阈值电压的影响 136

6．6　传输延迟 139

6．6．1　从高电平至低电平传输延迟tPHL 139

6．6．2　低电平到高电平传输延迟tPLH 140

6．6．3　传输延迟的设计方程 140

6．6．4　在对称反相器中的传输延迟 141

6．6．5　传输延迟的近似表达式 141

6．6．6　输入上升时间和下降时间的影响 143

6．7　反相器的上升时间和下降时间 144

6．7．1　下降时间 144

6．7．2　上升时间 144

6．7．3　输入上升时间和下降时间对输出上升时间和下降时间的影响 146

6．8　短沟道CMOS的传输延迟 147

6．8．1　在短沟道CMOS中从高电平至低电平传输延迟tPHL 147

6．8．2　短沟道CMOS低电平到高电平的传输延迟tPLH 148

6．8．3　短沟道与长沟道延迟方程比较 148

6．8．4　短沟道CMOS传输延迟设计方程 149

6．9　功耗 151

6．9．1　电容开关功耗 151

6．9．2　短路功耗 152

6．9．3　泄漏电流功耗 153

6．10　扇出 154

6．11　作为扇出函数的电路延迟 155

6．12　CMOS环形振荡器158

6．13　CMOS反相器设计 159

6．14　CMOSNAND电路 159

6．14．1　在CMOSNAND门中晶体管尺寸的调整 160

6．14．2　CMOSNAND门的静态特性 161

6．14．3　CMOSNAND门的动态特性 162

6．15　CMOSNOR电路 163

6．16　CMOS实现的其他逻辑功能 164

6．16．1　ANDGORGINVERT门晶体管尺寸的调整 165

6．17　74HC系列CMOS 165

6．18　准nGMOS电路 168

6．19　CMOS按比例缩小 169

6．19．1　CMOS全比例缩小 170

6．19．2　CMOS的恒定电压按比例缩小 170

6．20　CMOS中的闩锁 171

6．21　SPICE验证 172

6．22　实际的观点 176

6．23　小结 176

练习题 177

第7章　互连线 182

7．1　引言 182

7．2　互连线的电容 182

7．3　互连线的电阻 184

7．4　互连线的电感 186

7．5　互连延时建模 186

7．5．1　电容集总模型 186

7．5．2　分布式模型 187

7．5．3　传输线模型 188

7．6　串扰 191

7．7　多晶硅互连线 192

7．8　SPICE验证 194

7．9　实际的观点 200

7．10　小结 200

练习题 201

参考文献 203

第8章　动态CMOS 205

8．1　引言 205

8．2　上升时间 206

8．3　下降时间 207

8．4　电荷共享 208

8．5　电荷保持 209

8．6　逻辑设计 210

8．7　使用pGMOS晶体管上拉网络的另一种形式 211

8．8　动态逻辑电路级联 212

8．9　多米诺逻辑 213

8．10　多输出多米诺逻辑电路 214

8．11　拉链逻辑 215

8．12　动态传输晶体管电路 215

8．12．1　逻辑“1”的传输延迟t1 217

8．12．2　逻辑“0”的传输延迟t0 218

8．13　CMOS传输门电路 220

8．14　SPICE验证 222

8．15　实际的观点 224

8．16　小结 224

练习题 225

参考文献 226

第9章　低功耗CMOS电路227

9．1　引言 227

9．2　低压CMOS电路 227

9．3　多电压CMOS电路 228

9．4　动态电源调节 230

9．5　有源体偏置 231

9．6　多阈值CMOS电路 233

9．7　绝缘逻辑电路 234

9．8　绝缘体上的硅 237

9．8．1　SOI技术 237

9．8．2　SOIMOS晶体管 240

9．8．3　用于低功耗CMOS的SOI 241

9．9　实际的观点 242

9．10　小结 242

练习题 243

参考文献 244

第10章　双稳态电路 247

10．1　引言 247

10．2　置位—复位锁存器 249

10．3　SR触发器 250

10．4JK触发器251

10．5　其他触发器 254

10．6施密特触发器254

10．6．1　CMOS施密特触发器 256

10．7　SPICE验证 259

10．8　实际的观点 262

10．9　小结 262

练习题 262

参考文献 263

第11章　数字存储器 264

11．1　引言 264

11．2静态随机存储器265

11．2．1　CMOSSRAM 单元 266

11．2．2　nGMOSSRAM 单元 266

11．2．3　SRAM 的灵敏放大器 267

11．3动态随机存储器268

11．4只读存储器269

11．4．1　NOR型只读存储器 270

11．4．2　NAND型只读存储器 272

11．5可编程只读存储器273

11．6　可擦除可编程只读存储器 273

11．7　电可擦除可编程只读存储器 275

11．8　闪存 276

11．9　其他非易失性存储器 278

11．10　数字存储器的存取时间 280

11．11　行和列译码器设计 281

11．12　实际的观点 284

11．13　小结 285

练习题 285

参考文献 285

第12章　输入/输出和接口电路 289

12．1　引言 289

12．2　输入静电放电保护 289

12．3　输入启用电路 290

12．3．1　CMOS传输门 290

12．4CMOS输出缓冲器 293

12．5　三态输出 297

12．6　接口电路 298

12．6．1　高电压CMOS到低电压CMOS 298

12．6．2　低电压CMOS到高电压CMOS 300

12．7　SPICE验证 300

12．8　实际的观点 304

12．9　小结 304

练习题 304

参考文献 306

附录A　符号列表 307

附录B国际单位制315

附录C　数量级前缀 316

附录D　希腊字母 317

附录E　物理常数 318

附录F　在300K时硅和锗的特性 319

附录G　在300K时二氧化硅的特性 320

附录H　重要的方程式 321

附录I　设计规则 322

附录J　pn结开关瞬态特性 327

附录K　双极和BiCMOS电路 330

附录L集成电路封装341"^[1]